アナログ検証
アナログ開発時の問題点

■機能検証が十分に行われていない
■LSI全体検証用アナログモデルとトランジスタモデルとの等価性が保たれていない
■異常状態検証が十分に行われていない
■性能検証が設計者のスキルに左右される
■アナログ設計者の数が少ない

アナログ開発時の問題点
解決すべき課題
解決すべき課題

■開発効率の改善とミス撲滅
■使い勝手のよい開発環境
■熟練度に左右されない設計品質(若手早期育成)

今こそアナログ設計のパラダイムシフトが必要!!

アナログ設計に対する課題の現状

■機能検証が十分に行われていない
  −チップレベルの接続検証
  −モジュールレベルの機能検証
■性能検証が十分に行われていない
  −設計スキルにばらつきがある
  −テストパターンの作成スキルにばらつきがある
■アナログ設計者が少ない
  −若手の技術者が少ない
  −技術の習得に時間がかかる

課題を解決する方法のご提案
課題を解決する方法のご提案
アナログ検証手法1
アナログ検証手法概要

【検証対象】
Block-Block , Block-IO , IO-IO間の接続検証/Busの順序/信号属性/リセット中、リセット直後の端子状態/汎用ポート等によるIO制御

【検証に必要な情報】
Verilog Netlist (Analog Macroの中身は不要)/各Module の端子情報/汎用ポート等のIO制御情報

形式検証によるチップ接続検証フロー
アナログ検証手法範囲

■相互接続用スプレット・シートとは
・各パッドについて、全ての可能な接続と優先度を記述
・スプレッドシートはゴールデンとなる仕様/ 要求を表す
・情報を1つの場所に記述でき、素早く再実行できるため、効果的に実行可能

■IFVの接続検証によって検証できる項目
・プライオリティ・エンコーダ/ マルチプレクサの接続(パドリング)
・バス、もしくは使用されるバス・サブセットの適切な順序
・テスト回路を挿入する前後での接続性
・信号の属性
・リセット、もしくはパワー・ダウンによる値
・リセット期間中にチップ外からドライブされる値

アナログ検証手法2
アナログ検証手法概要

【検証対象】
各Analog MacroをVerilog-Aでモデリングし、デジアナ混載のチップ機能検証を行う。

【検証に必要な情報】
Chip Top Verilog Netlist(Analog Macroの中身は不要)/各Module の機能仕様書/デジタル部のVerilog Netlist

Verilog-Aを用いたMixed Signal検証の構成図
アナログ検証手法3
アナログ検証手法概要

【検証対象】
要求仕様を元にアナログ回路のモデリングを行い、機能検証、性能検証(時間軸、周波数軸)を実施する。
また、アナログモデルとトランジスタモデルとの等価性検証を実施する。

【検証に必要な情報】
アナログ回路の要求仕様/トランジスタモデル

アナログ開発向けフラットフォームの構成図
アナログ検証手法4
アナログ検証手法概要

【検証対象】
トランジスタモデルの内部にアサーションを埋め込み、内部ノードが期待通りに動作しているかの検証を実施する。

【検証に必要な情報】
アナログ回路の機能仕様書/トランジスタモデル

アナログアサーション検証手法(SPICE)
アナログ検証手法5
教育プランの開発

■新しい設計手法、検証手法を浸透させるためには教育が必要不可欠

■優秀なアナログ技術者を早期育成するため、アナログ技術者を育成する教育が必要不可欠

教育プランの開発
採用情報
電話問合せ:022-342-1888
資料請求・お問い合わせ
パートナー
cadence synopsys
参加団体
みやぎ組込み産業協議会マシンビジョン研究会
   
   
This Site designed by Megasite.